官网 Not specified Aeva, Inc.
职位描述
作为设计团队的关键成员，您将参与 Aeva 4-D 激光雷达处理芯片信号处理路径的 RTL 设计和开发。您将负责在 ASIC 中实现和/或集成设计的子组件。
offer要求 [offer requirements]
- 10 年以上基于 ARM 或类似处理器架构的 SOC 的设计和验证经验
- DSP 设计、算法和信号处理功能方面的经验和知识。能够实现高性能和低功耗目标。
- 具有编写 Verilog RTL 代码的经验。
- 具有 AMBA 协议、LPDDR、以太网、MIPI 和高速串行接口等方面的工作经验和知识。
- 精通调试复杂的 SOC 或 CPU 内核设计
- 渴望学习和实施突破性的新流程和方法，以实现持续改进
offer福利 [offer benefits]
希望具备的条件：
- 在 FPGA 设计、仿真平台（如 Cadence Palladium、Mentor Veloce、Synopsys Zebu）上进行硅前验证方面的经验
- 硅后调试和验证规划与执行
- 诊断固件开发和验证